JavaShuo
欄目
標籤
vhdl
vhdl
全部
數字邏輯課程設計電子鐘
2020-12-23
設計
VHDL
FPGA亞穩態狀態檢測邊沿
2020-12-26
VHDL 初級
fpga
vhdl
基於 FPGA 的 UART 控制器設計（VHDL）（中）
2020-12-26
FPGA項目開發經驗分享
fpga
uart控制器設計
vhdl
基於FPGA的UART串口通信實驗（VHDL語言實現）
2020-12-26
FPGA
UART
VHDL
主板
學習日誌之VHDL（2）——細節掃盲
2020-12-27
vhdl
modelsim仿真問題
2020-12-27
VHDL 初級
vhdl
quartusⅡ9.1波形仿真
2020-12-27
vhdl
quartus9.1 quartus FPGA VHDL HDL
VHDL加法器
2020-12-28
日常記錄
硬件
VHDL
vhdl（以格雷碼和二進制碼互相轉換爲例）
2020-12-31
vhdl
作業2：用Verilog語言實現二十進制計數器
2021-01-03
Quartus
EDA
FPGA
VHDL
«
1
2
3
4
5
6
7
8
9
»
每日一句
每一个你不满意的现在，都有一个你没有努力的曾经。
