JavaShuo
欄目
標籤
vhdl
vhdl
全部
實驗一 軟件操作、譯碼器實現
2021-08-15
數字電路
vhdl
74161設計二十進制計數器
2021-07-12
EDA
FPGA
Quartus
VHDL
數碼顯示型計時器的HDL設計與FPGA板級調試
2021-07-13
VHDL
VHDL全加器設計以及ALU設計報告+（全代碼）
2021-07-13
VHDL
拼接4-16進制譯碼器
2021-07-14
EDA
Quartus
VHDL
FPGA
High-Level Synthesis高級綜合，跨越軟硬件編碼的隔閡
2021-01-18
虹科FPGA-HLS
fpga
hls
c語言
verilog
vhdl
字符編碼
FPGA入門實驗五：多週期移位寄存器
2021-01-19
EDA
FPGA
Quartus
VHDL
使用X-HDL對VHDL/Verilog相互轉換的簡單教程
2021-01-19
VHDL
Verilog
Quartus，Modelsim仿真報錯：Error: Error loading design # Pausing macro execution
2021-01-20
fpga/cpld
vhdl
FPGA入門實驗四：時間基準電路 和 帶使能的多週期計數器
2021-01-20
EDA
FPGA
Quartus
VHDL
«
1
2
3
4
5
6
7
8
9
»
每日一句
每一个你不满意的现在，都有一个你没有努力的曾经。
