quartusⅡ9.1波形仿真

時間 2020-12-27

標籤 vhdl quartus9.1 quartus FPGA VHDL HDL 简体版

原文原文鏈接

1.首先需要先編譯成功 2.新建VMF文件創建成功後如下： 3.添加輸入端口和輸出端口雙擊虛線框點擊Node Finder 完成後：點擊兩次OK後即可：這時候可以選擇輸入端口進行輸入波形的選擇（左側欄），例如時鐘信號，全0或全1信號，隨機信號等等。 4.進行仿真選擇process->simulator tool 成功觀察波形即可。

>>阅读原文<<