JavaShuo
欄目
標籤
verilog
verilog
全部
IC設計基礎系列之CDC篇2：clock domain crossing(CDC) (二 跨時鐘域設計的潛在問題）
2020-12-25
cdc
verilog
ic design
HTML
FPGA 奇數分頻器
2020-12-25
FPGA
verilog
fpga
小數分頻之任意小數分頻（二）（佔空比50%，時鐘抖動較小）
2020-12-25
Verilog設計實例
verilog
fpga
SoC中異步復位同步釋放問題
2020-12-25
SoC
soc
verilog
應用數學
Verilog學習筆記5：層次化設計-數碼管段選
2020-12-25
Verilog
層次化設計
數碼管
段選
Verilog HDL高級數字設計 從零學習（四）
2020-12-25
verilog高級數字設計
verilog
Verilog學習筆記（三）：計數器的設計
2020-12-25
Verilog
計數器設計
四、基於Verilog的邊沿檢測設計
2020-12-25
fpga
邊沿檢測
按鍵檢測
verilog
寄存器
Verilog學習筆記（四） 有限狀態機
2020-12-25
Verilog
有限狀態機
Verilog學習筆記6：層次化設計-數碼管位選
2020-12-25
Verilog
層次化設計
數碼管
位選
«
31
32
33
34
35
36
37
38
39
»
每日一句
每一个你不满意的现在，都有一个你没有努力的曾经。
