FPGA 奇數分頻器

分頻器是數字電路中常見的對時鐘處理的電路，通常各個廠商會提供各種時鐘分頻的ip，在時鐘頻率質量要求不高的情況下，需要自己設計分頻電路。偶數倍分頻器比較容易設計，本文主要討論奇數分頻器的設計，奇數分頻器分爲輸出時鐘佔空比爲50%與非50%兩種，非50%佔空比也比較容易，因此重點討論50%佔空比的情況。 當進行奇數(2N+1)分頻時，奇數週期的一半爲小數(N+0.5)，因此在設計分頻時的關鍵是需要產生

>>阅读原文<<