Verilog學習筆記6：層次化設計-數碼管位選

    本日誌繼續介紹Verilog的層次化設計方法，數碼管的位選，電路圖不變，如下圖所示。       該電路圖由8位數碼管組成，這8位數碼管共用一組段選，所以爲了讓這8位數碼管顯示不同的數字，必須利用人眼的視覺暫留效應，在時間上的某一時刻，指選中1位數碼管。     數碼管的選通電路，採用PNP三極管，低電平有效，也就是說，我們希望選中的數碼管需要置成0，而其它位都必須置成1。     Ver

>>阅读原文<<