Verilog專題（四）組合邏輯中的for循環與generate-for

前言     對於verilog的學習，這裏推薦一個比較好的實踐網站HDLBits：https://hdlbits.01xz.net/wiki/Main_Page     本專題記錄一些我覺得有價值的題目，希望通過這些題目可以對verilog更加熟練。     第四個專題主要討論的問題是：for循環與generate-for。   1、Vector100 reverse     題目：Given

>>阅读原文<<