Verilog專題（三）如何在組合邏輯中避免latch的產生

前言     對於verilog的學習，這裏推薦一個比較好的實踐網站HDLBits：https://hdlbits.01xz.net/wiki/Main_Page     本專題記錄一些我覺得有價值的題目，希望通過這些題目可以對verilog更加熟練。     第三個專題主要討論一個重要的問題：如何在組合邏輯中避免產生鎖存器。   1、爲什麼會產生latch？     一般語法正確的代碼不一定會導

>>阅读原文<<