verilog for循環的使用

Verilog 中重複的內容可以使用for循環來完成，目前總結的注意點如下： 1、always 內部用for循環，需要定義interger類型變量，否則有些仿真工具會報錯 2、異步復位時序邏輯[email protected]下面第一行必須是異步復位，不能有for循環，否則綜合工具會報錯 3、for語句在always 外部，或者使用for循環例化模塊，需要定義genvar變量，否則有些仿真工具會報

>>阅读原文<<