【Verilog】組合邏輯寫法

 

下面是四選一多路選擇器。有兩類input信號，輸入信號 in[3:0] ，選擇信號 s[1:0]。

s選定後，in更新，out跟着更新，因此in必須寫入敏感列表。