VERILOG | 組合邏輯的Glitch與時序邏輯的亞穩態

https://www.cnblogs.com/-9-8/p/5409862.html 競爭(Race):一個門的輸入有兩個及以上的變量發生變化時,由於各個輸入的組合路徑的延時不同,使得在門級輸入的狀態改變非同時。 冒險或險象(Hazard):競爭的結果,如毛刺Glitch。 相鄰信號間的串擾也可能產生毛刺Glitch。 組合邏輯的冒險是過渡性的,它不會使得穩態值偏離正常值。根據嚴格的metal
相關文章
相關標籤/搜索