Verilog HDL數字設計與綜合（四）Verilog 門級建模

門級建模是低層次的建模（最低層次是開關層次），當前的數字電路設計，往往是建立在門級更高的抽象層次上的。但是這種建模抽象層次，對於有數字電路基礎的用戶來說是很直觀的。 一.門的類型 舉例1：多路選擇器 邏輯圖與Verilog描述之間應該是一一對應的關係，描述時用到了兩個中間變量s0n和s1n 舉例2.四位脈動進位全加器 注意：根據全加器的邏輯圖，我們可以把它轉換成爲Verilog門級描述 如上圖，我

>>阅读原文<<