Verilog綜合與不可綜合

Verilog綜合與不可綜合 思維導圖： 可綜合與不可綜合語句彙總： （1）所有綜合工具都支持的結構：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xnor，buf，not，bufif0，bufif1，notif0，notif1，i

>>阅读原文<<