Verilog之可綜合設計

一、always塊可綜合設計 二、賦值 三、可綜合組合邏輯電路設計實例web 四、可綜合時序邏輯電路設計實例異步 五、狀態機的異步置位與復位 六、狀態機的同步置位與復位 svg

>>阅读原文<<