Verilog HDL(4）行爲級建模

前言：在當今數字電路中同步時序電路爲主。如果採用數據流模式+assign來描述電路中，賦值左邊類型一定是wire類型，而在過程語句中無論描述組合電路還是時序電路，initial和always賦值語句左邊信號一定定義爲reg類型。總的來說，reg用於時序電路，wire用於組合電路，但initial和always在描述組合電路時也要用reg類型。 3.2.2語句塊 begin-end:串行語句，在語句

>>阅读原文<<