FPGA學習筆記（五）PLL和DLL的區別

一、PLL和DLL的區別 （一）、PLL原理 PLL（Phase Locked Loop），生成時鐘的核心部分是壓控振盪器（Voltage-Controlled Oscillator，VCO）。它是可根據輸入的電壓調整輸出頻率的振盪器，如下圖所示。 它的基本原理是通過負反饋形成閉環從而根據輸入的基準時鐘控制輸出時鐘。其中鑑相器就相當於一個比較器，它根據基準時鐘和輸出時鐘的差值轉換爲控制電壓，輸出到

>>阅读原文<<