【FPGA學習筆記】PLL IP核的使用

1、pll簡介 PLL(鎖相環)對時鐘網絡進行系統級的時鐘管理和偏移控制，具備時鐘倍頻、分頻、相位偏移和可編程佔空比的功能。web FPGA整個系統使用一個時鐘或者經過編寫代碼的方式對時鐘進行分頻是能夠完成的，可是對於稍微複雜一點的系統來講，系統中每每須要使用多個時鐘和時鐘相位的偏移，且經過編寫代碼輸出的時鐘沒法實現時鐘的倍頻，所以學習Altera PLL IP核的使用方法。編程 2、PLL IP

>>阅读原文<<