Verilog設計譯碼器、計數器

實驗1：設計4-16譯碼器web 1.代碼svg module decoder4_16A(out,in); output[15:0] out; input[3:0] in; reg[15:0] out;//out爲16位寄存器 always @(in) //循環輸入 begin case(in) //輸入4位十進制數，輸出16

>>阅读原文<<