Verilog分頻器的設計

 大三都要結束了，才發現自己太多東西沒深入學習。    對於偶分頻：（計數到分頻數的一半就翻轉） 注： 　　圖中只用了一個計數器，當然也可以用多個； 　　圖中只計數到需要分頻的一半，當然也可計數到更多； 　　圖中從第一個上升沿有效，當然也可延遲多個週期開始。 例如： 1 //任意偶分頻設計 2 module frequency_divider_6 (clk, rst, data_out);

>>阅读原文<<