設計顯示譯碼器

Verilog HDL 設計顯示譯碼器 邏輯原理： 7 段數碼是純組合電路，通常的小規模專用 IC，如 74 或 4000 系列的器件只能作十進制 BCD 碼譯碼，然而數字系統中的數據處理和運算都是 2 進制的，所以輸出表達都是 16 進制的，爲了滿足 16 進制數的譯碼顯示。 7 段譯碼器的輸出信號 LED7S 的 7 位分別接如下圖所示數碼管的 7 個段，高位在左，低位在右。例如當 LED7S

>>阅读原文<<