verilog - JavaShuo

verilog

verilog

verilog

全部

Verilog HDL學習_1：分頻器/PWM的實現

2020-03-05 verilog hdl 學習分頻 pwm 實現

Verilog如何從外部更改模塊內參數

2020-05-07 verilog 如何從外部更改模塊內參

Verilog實現iic總線協議

2020-05-10 verilog 實現 iic 總線協議主板

Verilog HDL交通燈的實現

2020-03-27 verilog hdl 交通實現

用Verilog實現時鐘芯片

2020-02-17 verilog 實現時鐘芯片

Verilog自頂向下設計24進制和60進制計數器（FPGA）

2020-02-17 verilog 自頂向下設計進制計數器 fpga

基於Verilog HDL的模60BCD碼計數器設計

2020-02-17 基於 verilog hdl 60bcd bcd 計數器設計

做業2：用Verilog實現12進制計數器

2020-02-17 verilog 實現進制計數器

Verilog HDL語言設計計數器+加法器

2020-02-17 verilog hdl 語言設計計數器加法器

Verilog語言「加減可控任意進制計數器」及「佔空比50%的任意整數分頻器」設計

2020-02-17 verilog 語言加減可控任意進制計數器 50% 整數分頻設計

« 54 55 56 57 58 59 60 61 62 »

每日一句

每一个你不满意的现在，都有一个你没有努力的曾经。