用Verilog實現時鐘芯片

文章目錄 設計目的 設計思路 設計原理圖 代碼實現 實驗結果 時鐘芯片基礎——60進制計數器 設計目的 讓nexys 4板上的7段碼LED顯示時鐘信息，其中包括時鐘的小時，分鐘，秒鐘部分，且可以實現時鐘的中止計時信號，手動調整小時，分鐘模塊功能。web 設計思路 值得一提的是這裏的信號我都用上升沿檢測來實現，這樣每一個模塊均可以直接接受時鐘信號，而進位信號或者其餘的控制信號均可以經過上升沿檢測模塊

>>阅读原文<<