簡述FPGA時序約束理論

FPGA時序約束簡介。   時序約束的場景： 在簡單電路中，當頻率較低時，數字信號的邊沿時間可以忽略時，無需考慮時序約束。但在複雜電路中，爲了減少系統中各部分延時，使系統協同工作，提高運行頻率，需要進行時序約束。通常當頻率高於50MHz時，需要考慮時序約束。 限制FPGA最大頻率的因素： 組合邏輯延時 越多的門電路，所構成的組合邏輯延時越大，以ALTERA C4爲例，FPGA實際上是用四輸入查找表

>>阅读原文<<