FPGA組合邏輯訓練-三八譯碼器

實驗原理： 在數字電路中可以根據電路功能的不同分爲，組合邏輯電路與時序邏輯電路。 組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決於該時刻的輸入，與電路原來的狀態無關。 而時序邏輯從電路特徵上看來，其特點爲任意時刻的輸出不僅取決於該時刻的輸入，而且還和電路原來的狀態有關。 組合邏輯電路在電路結構上，不涉及對信號跳變沿的處理，無存儲電路，也沒有反饋電路，通常可以通過真值表的形式表達出來。 時序

>>阅读原文<<