LogiCORE IP Clocking Wizard 之 Core Architecture（時鐘IP核的核架構介紹）

背景 之前寫過一篇博文：Xilinx IP核專題之PLL IP核介紹，講的是如何用ISE的CORE generator產生一個PLL核的實際實現過程，寫的也比較仔細，裏面的參數是根據數據手冊瞭解的，自從那篇博文寫完之後，我一直覺得這樣的理解還比較淺顯，於是有了今天的這篇博文，一起認識一下這個時鐘核的架構。 The Clocking Wizard generates source code HDL

>>阅读原文<<