clocking wizard zynq

簡介 PLL(phase-locked loop)，即鎖相環。是 FPGA 中的重要資源。由於一個複雜的 FPGA 系統往 往需要多個不同頻率，相位的時鐘信號。所以，一個 FPGA 芯片中 PLL 的數量是衡量 FPGA 芯片 能力的重要指標。FPGA 的設計中，時鐘系統的 FPGA 高速的設計極其重要，一個低抖動, 低延 遲的系統時鐘會增加 FPGA 設計的成功率。 7 系列的 FPGA 使用了

>>阅读原文<<