DDR3 IP核時鐘說明

（1）Input Clock Period 在原理圖如下，這裏的Input Clock Period是通過外部晶振產生的 （2）Clock Period  對應ddr3 IP核的ddr3_ck_n/ddr3_ck_p，是FPGA輸出給DDR3的 硬件上的對應關係如下：

>>阅读原文<<