【HDL系列】半減器、全減器和減法器原理和設計

目錄 一、半減器 二、全減器 三、減法器 四、Verilog設計 減法器可由基礎的半減器和全減器模塊組成，或者基於加法器和控制信號搭建。 定義N比特被減數X，減數Y,差爲D（difference）； 來自低比特借位Bi，向高比特借位Bi+1,i爲比特序號； 所以，有以下結論： 一、半減器 半減器用於計算兩比特Xi和Yi的減法，輸出結果Di和向高位的借位Bo（Borrow output）。其真值表、

>>阅读原文<<