Verilog 加法器和減法器(4)

      相似於行波進位加法器，用串聯的方法也可以實現多位二進制數的減法操做。  好比下圖是4位二進制減法邏輯電路圖。    dom       8位二進制減法的verilog代碼以下：post module subn(x, y, d,cin); parameter n=8; input [n-1:0] x; input [n-1:0] y; output reg[n-1:0]

>>阅读原文<<