FPGA開發之時序違規實例

1、說明 \qquad 在用fpga做信號處理的時候用到了開根號運算，我直接調用ip核完成的。編譯完成後出現了ip核路徑時序違規，以下是解決方法。 2、ip核時序違規 如圖所示 \qquad 打開第一個違規路徑查看詳細信息，可以看到信號路徑都是CARRY和LUT，即信號路徑中包含了很多組合邏輯。 \qquad 查看ip核發現，此ip是使用logic單元生成的，並且latency參數設置成了3，它爲

>>阅读原文<<