FPGA開發全攻略——時序約束

原文鏈接： FPGA開發全攻略連載之十二：FPGA實戰開發技巧（5） FPGA開發全攻略連載之十二：FPGA實戰開發技巧（6）（原文缺失，轉自：FPGA開發全攻略—工程師創新設計寶典）   5.3.3 和FPGA接口相關的設置以及時序分析 5.3.3.1 使用約束文件添加時序約束 一般來講，添加約束的原則爲先附加全局約束，再補充局部約束，而且局部約束比較寬鬆。其目的是在可能的地方儘量放鬆約束，提高

>>阅读原文<<