FPGA構造spi時序——AD7176爲例

    項目中用到了一種常見的低速接口（spi），於是整理了一下關於spi相關的知識，與AD採樣的芯片7176通信的協議爲spi 一.對spi協議的理解 spi掃盲     除了供電、接地兩個模擬連接以外，SPI總線定義四組數字信號：     - 接口時鐘SCLK（Serial Clock，也叫SCK、CLK），master輸出至slave的通訊時鐘。     - MOSI（ Master Out

>>阅读原文<<