FPGA開發設計必經之路：時序分析

  轉載自：微信公衆號：FPGA之家  時序分析是FPGA設計中永恆的話題，也是FPGA開發人員設計進階的必由之路。慢慢來，先介紹時序分析中的一些基本概念。   時鐘的時序特性主要分爲抖動(Jitter)、偏移(Skew)、佔空比失真(Duty Cycle Distortion)3點。對於低速設計，基本不用考慮這些特徵；對於高速設計，由於時鐘本身的原因造成的時序問題很普遍，因此必須關注。   時鐘

>>阅读原文<<