FPGA--（verilog）行爲級描述和結構級描述

1、在使用verilog描述電路時，既可以進行行爲級的描述，也可以進行結構級的描述。       ①行爲級描述：側重對模塊行爲功能的 抽象 描述。       ②結構級描述：側重對模塊內部結構實現的 具體 描述。 2、行爲級描述      ①描述體的組成       ※由多個 並行運行的 過程塊組成。       ※過程塊由 過程語句（initial和always）和 塊語句（串行塊begin-e

>>阅读原文<<