FPGA——zhixin培訓 Day_06——數碼管(2)+電子時鐘

A.數碼管 一、設計背景: 數碼管可做電子時鐘,可顯示參數等。 二、設計需求: 設計六個數碼管的驅動電路,使六個數碼管能夠循環顯示「HELLO.」。 架構圖: 四、代碼: 頂層模塊: 例化三個子模塊 Freq是產生1KHz的時鐘,來刷新數碼管,使六個數碼管一起亮; Shift_data1用來移位操作,使顯示的值循環顯示。該模塊中移位需要按要求1s移位一次,因此需要產生一個1s的flag; 產生1秒
相關文章
相關標籤/搜索