基於FPGA的數碼管電子鐘

基於FPGA的數碼管電子鐘 一、系統框架 圖1.系統框圖 其中： alarm.v 主要是產生電子鐘的秒、分、時以及鬧鐘的信號 smg.v  主要是把alarm.v產生的信號通過數碼管顯示出來。是數碼管的驅動模塊 led.v   鬧鐘到了，則ledg0閃爍 debounce.v  用於key的消抖，支持快速單擊，連按 sw_debounce.v 用於sw的消抖，這個一定要消抖，否則可能會產生亞穩態，

>>阅读原文<<