FPGA——zhixin培訓 Day_08——邊沿檢測

一、設計背景: 邊沿檢測電路:如上圖,爲我們待檢測信號,可以看出邊沿的特性:邊沿兩側信號的電平發生了變化。紅色爲上升沿,綠色爲下降沿。上升沿之前電平爲低,上升沿之後電平爲高。下降沿之前爲電平爲高,下降沿之後電平爲低。 二、設計需求: 設計邊沿檢測電路,可檢測上升沿和下降沿。 三、設計方案: 實序圖: 五、代碼 module check_edge(clk,rst_n,signal,pos_edge,
相關文章
相關標籤/搜索