FPGA設計之門控時鐘

FPGA設計之門控時鐘 一、什麼是門控時鐘 二、門控時鐘降低功耗的原理 1. FPGA功耗分類 2. 爲什麼門控時鐘可以降低功耗 三、不合理的門控時鐘設計 1.僞門控時鐘 2.直接門控時鐘 四、推薦的門控時鐘設計 1.基於鎖存器的門控時鐘 2.基於寄存器的門控時鐘 五、討論 門控時鐘的設計初衷是實現FPGA的低功耗設計，本文從什麼是門控時鐘、門控時鐘實現低功耗的原理、推薦的FPGA門控時鐘實現這三

>>阅读原文<<