低功耗之門控時鐘設計

clock gating和power gating是降低芯片功耗的常用手段，相比power gating設計，clock gating的設計和實現更爲簡單，多在微架構、RTL coding階段即可充分考慮，在綜合時(compile_ultra -gate_clock)即可自動mapping到clock gating結構上去。本文先講解clock gating，ICG的基本結構如下圖所示： 門控時鐘

>>阅读原文<<