門控時鐘

ASIC中使用門控時鐘來降低功耗，避免不必要的時鐘翻轉。但是FPGA存在專用時鐘網絡，低功耗也不是必須，門控時鐘也會導致毛刺等現象。 使用synplify綜合，勾選fixed gated clk。該選項會將門控時鐘改爲時鐘使能，即用規模換取時鐘同步： 當gated clock之後的觸發器太多時，synplify不可能完全同步gated clock。fixed的結果可以在log中查到。 當gated

>>阅读原文<<