10.EP4CE10F17的PLL使用

前記：師夷長技以自強 1.基本概念 PLL：Phase Locked Loop鎖相環，可以通過軟件配置的方法輸出不同頻率和相位的時鐘信號。在EP4CE10F17中有兩個片內PLL模塊，可以產生時鐘樹。 fpga的pll使用也是以ip核的形式提供的，對於quartus II13.0，在Tools->MegaWizar Plug-In Manager打開ip核的選擇界面。 2.使用簡介 搜索pll後，

>>阅读原文<<