【FPGA】流水線學習筆記

下面的內容來自：《從算法設計到硬件邏輯的實現》 所謂流水線設計實際上就是把規模較大、層次較多的組合邏輯電路分爲幾個級，在每一級插入寄存器組暫存中間數據。K 級的流水線就是從組合邏輯的輸入到輸出恰好有 K 個寄存器組（分爲 K 級，每一級都有一個寄存器組）上一級的輸出是下一級的輸入而又無反饋的電路。     圖 5.6 表示瞭如何將把組合邏輯設計轉換爲相同組合邏輯功能的流水線設計。這個組合邏輯包括兩

>>阅读原文<<