FPGA之流水線算法

PC 世界永恆不變的信條就是提高性能,其中一個方法就是提高系統的時鐘頻率。 在另外一篇 blog 靜態時序分析 STA 中已經總結過了,限制系統最大工作頻率的因素有很多,設計者能夠控制的是 DFF 之間的組合邏輯的時延 Tcomb,降低最大時延路徑(關鍵路徑,critical path)的時延 Tcomb,就可以提高系統的工作頻率。 如何降低呢?方法就是流水線(pipeline)。 Pipelin
相關文章
相關標籤/搜索