FPGA學習筆記（二）——FPGA學習路線及開發流程

######　【該隨筆部份內容轉載自小梅哥】       #########

1、FPGA學習路線

　　工具使用 -> 語法學習 -> 邏輯設計 -> IP使用 ->接口設計 -> 時序分析 -> 片上系統

一、工具使用

　　Altera：Quartus II

　　Xlinx： Vivado

二、語法學習

　　Verilog HDL（FPGA設計的是電路）

三、 邏輯設計

　　組合邏輯：多路選擇器、加法器、譯碼器、乘法器 ·······

　　時序邏輯：計數器、分頻器、移位寄存器、定時器 ·······

　　接口邏輯：UART，CAN，SPI，LVDS ······

　　狀態機，線性序列機

四、IP使用

　　計數器、IO、FFT、各類軟核CPU（MC8051）·······

五、接口設計

　　Avalon ST、Avalon MM、FSMC和FPGA

六、時序分析

　　時序分析和時序約束

七、片上系統

　　SOPC: 使用FPGA通用邏輯搭建CPU和外圍設備電路

　　Intel:     NIOS II 軟核CPU，ARM CortexA9硬核

　　Xilinx: MicroBlaze軟核CPU，PowerPC硬核，硬核ARM CortexA9

　　MCS805一、開源軟核CPU、CortexM0

2、FPGA開發流程

　　一、設計定義

　　二、設計輸入（verilog、原理圖）

　　三、分析和綜合

　　四、功能仿真（modelsim）

　　五、佈局佈線

　　六、時序仿真

　　七、IO分配及配置文件的生成

　　八、配置（燒寫FPGA）

　　九、在線調試

3、工程模板

　　一、Quartus II

　　

• prj -----   工程文件存放目錄（ip文件夾存放生成的ip核文件）
• rtl  -----   verilog可綜合代碼
• img ----- 設計相關圖片存放目錄（方便寫文檔）
• doc ----- 設計相關文檔存放目錄
• testbench ----- 對應的testbench仿真測試文件存放目錄

　　二、Vivado

 

 

　　

　　　使用Vivado軟件比較方便，直接指定存放工程目錄就能夠，源文件和測試文件會自動分類存放在子文件夾下：