任意奇數分頻器的實現。

從網上找到一段感受寫的很不錯的verilog，任意奇數分頻器的實現。code //任意奇數分頻器，只須要將n改成你想要的奇數便可。 module any_odd_div (clkdiv,clk); output clkdiv; //輸出分頻信號 input clk; //時鐘信號 reg[2:0]cnt1,cnt2;//計數器1，計數器2 reg clk_temp1,clk_t

>>阅读原文<<