Verilog任意整數分頻電路

//`define N 5 module div_N ( input CLK, // 基準時鐘 output CLK_div_N, // N分頻後獲得的時鐘 input rst ); wire [31:0] N=5; // ★ N爲分頻係數,N≥2便可,N的值爲CLK除以CLK_div_N後取整(四捨五入) /******************** 產生

>>阅读原文<<