如何在FPGA中利用Verilog實現任意倍的奇數分頻

1.假設我們需要進行一個佔空比爲1:1的奇數倍分頻； 首先我們通過兩個計數器來實現；其中一個採用上升沿觸發，一個採用下降沿觸發； 如以5分頻爲例； 部分具體代碼如下： reg [2:0] cnt1; reg [2:0] cnt2; //////////////////////////////////////////////////上升沿觸發 [email protected]（posedge cl

>>阅读原文<<