VHDL語言實現的任意整數分頻器。

 fpga中，通常外接的晶振是50Mhz,若是電路中一個模塊須要25mhz時鐘，那麼進行一個2分頻，這個是至關容易的，下面是一種方法，還有能夠用一個二進制計數器實現。這裏就不寫代碼了。easy.一樣的原理 ，四分頻也很容易。 process(clk)--clk輸入時鐘； begin   if(rst = '0') then  --rst復位信號；      clkout <= '0';   els

>>阅读原文<<