等佔空比任意整數分頻器的verilog語言實現

等佔空比任意整數分頻器的verilog語言實現     儘管在FPGA設計中，廣泛使用芯片廠家集成的鎖相環資源如altera的PLL，Xilinx的DLL來進行時鐘的分頻，倍頻以及相移。但在對時鐘要求不高或資源有限的情況下，使用硬件描述語言設計電路來進行時鐘的分頻相移非常實用。因此分頻器的設計仍然是FPGA中比較常用的一個設計，同時又被許多公司拿來作爲面試題，稱其爲經典設計也不爲過。本文所要討論的

>>阅读原文<<