JavaShuo
欄目
標籤
verilog
verilog
全部
基於Xilinx PYNQ-Z2 Verilog任意模值帶置位可逆加減計數器（六位數碼管顯示）
2021-01-03
FPGA
Verilog
計數器
數碼管
vivado
Verilog經典教程-夏宇聞（1）-第一章和第二章：數字信號處理、計算、程序、 算法和硬線邏輯的基本概念、Verilog HDL設計方法概述
2021-01-03
verilog
大話Verilog-Verilog入門（四）
2021-01-03
FPGA
Verilog
入門
基於verilog的BCD計數器設計與驗證
2021-01-03
fpga
verilog
程序設計
軟件設計
Verilog實現VGA字符顯示
2021-01-03
Verilog
VGA
FPGA
verilog-"10101"狀態機序列檢測器的設計
2021-01-03
verilog
序列檢測
狀態機
FIR的Verilog實現
2021-01-03
FPGA
Verilog
FIR
定點
浮點
Design Compiler的設計對象——元件和實例的區別
2021-01-03
綜合
芯片
verilog
異步FIFO（一）——FIFO的理論基礎
2021-01-03
數字電路設計
Verilog HDL
verilog
常見IC設計/FPGA面試問題之：setup/hold/recovery/removal check時序分析
2021-01-03
FPGA
Verilog
時序分析
數字電路
setup/hold time
快樂工作
«
20
21
22
23
24
25
26
27
28
»
每日一句
每一个你不满意的现在，都有一个你没有努力的曾经。
